# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

English Abstract JP-A-S63-31214

A variable delay circuit which combines the output of the first and the second delay circuits each of which receives the same input signal and outputs the output signal having the different delay periods. The variable delay circuit further controls the output ratio of the first and the second delay circuits by the control circuit.

## · ⑲ 日本国特許庁(JP)

印特許出願公開

## ⑩ 公 開 特 許 公 報 (A) 昭63-31214

⑤Int.Cl.⁴

X

識別記号

庁内整理番号

砂公開 昭和63年(1988)2月9日

H 03 K 5/13

7259 - 5 J

審査請求 未請求 発明の数 1 (全5頁)

**99発明の名称** 可変遅延回路

②特 頤 昭62-167654

**9出 願 昭62(1987)7月3日** 

優先権主張 301986年7月18日30米国(US)30887582

**⑫発 明 者 アイナー・オドブジョ アメリカ合衆国 オレゴン州 97225 ポートランド サ** 

ーン・トラ ウスウエスト・ワシントン 10260

⑩出 願 人 テクトロニックス・イ アメリカ合衆国 オレゴン州 97077 ビーバートン テ

ンコーポレイテッド クトロニックス・インダストリアル・パーク サウスウエ

スト・カール・ブラウン・ドライブ 14150

创代 理 人 弁理士 伊 藤 貞 外1名

明 和 著

発明の名称 可変遅延回路

特許請求の範囲

夫々間じ入力信号を受け、

遅延時間の異なる出力信号を出力する第1及び 第2遅延回路の出力を合成し、

該第1及び第2遅延回路の出力比を制御短路で 制御することを特徴とする可変遅延回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は信号遅延回路、特に外部制御信号によりパルス信号の遅延時間を制御する可変遅延回路 に関する。

(従来の技術及び発明が解決しようとする問題点) 高連集積回路を適正動作させる為には、多数の 信号の論理状態間の変化(遷彰)のタイミングを 両精度に一致させる必要性が生じることが多い。 多数の高速信号の論理状態変化の時点が異なるの は信号路の甚さの違い及び集積回路案子の信号伝 借遅延時間の違い等に起因する。

従って、本発明の目的はデジタル信号の遅延時間を高精度に制御する可変遅延回路を提供することである。

本発明の別の目的は集積回路の一部として構成可能で、最小の占有面積及び最小の消費電力の選延回路を提供することである。

2

本発明の他の目的は遅延時間が可変で、それにより温度変化及び回路パラメータの差違に起因する遅延時間の変化を指復し得る遅延回路を提供す ・ ることである。

#### (発明の概要)

本発明はデジタル人力信号を選延させた出力信号を発生するのに好適な西遠電子回路である。この世路に含まれる2つの逆延回路(第1及び第2選延回路)は人力信号を受けて、各出力信号が合成される。これら遅延回路により、入力信号は2つの異なる経路を通る。即ち、一方は長時間遅延(低速)経路である。

長時間遅延をする第1遅延回路は比較的大きな 面積を占め、付加コレクタ抵抗を有する1対のエ ミッタ結合トランジスタを含んでいる。面積が大 きく且つ付加コレクタ抵抗があると、各トランジ スタのベース及びコレクタ領域間の晩賞容量によ るミラー効果によりトランジスタのスイッチ応答 時間は比較的遅くなる。短時間遅延をする第2遅 延囲路は普通の大きさの面積を有し、付加コレク 夕抵抗のない1対のエミッタ結合トランジスタを 含んでいる。

これらエミッタ結合トランジスタ対の各エミッタの登版を相対的に制御する直流制御信号を外部から加え、低速及び高速経路がデジタル入力信号に与える各連延時間の比率を制御する。の同路による合計返延時間は低速経路の遅延時間から高速経路の遅延時間までの選囲で可変できる。制御信号によりこの回路の遅延時間を設定し、所望の遅延時間を維持する手段が提供される。

#### (実施例)

図は本発明による可変遅延回路 (10) の図路側である。この図路は入力端子 (12) 及び (14) 間に差勁入力信号 V · を受け、出力端子 (16) 及び (18) 間に入力信号 V · を遅延させた差勢出力信号 V · を出力する。この入力信号 V · には、例えばエミッタ結合論理 (ECL) 型の高速デジタル

3

可変遅延回路 (10) は入力過子間志及び出力値

併号が好道である。

子問志が失々接続している第1 (低速) 遅延回路 (20) と第2 (高速) 遅延回路 (22) とを含んでいる。これら遅延回路 (20) 及び (22) は夫々 1 対のエミッタ結合 N P N トランジスタ (24) (28) と、別の1対のエミッタ結合 N P N トランジスタ (28) , (30) とを含んでいる。トランジスタ (24) 及び (28) の各ペース砲子 (32) 及び (34) を共に入力砲子 (12) と接続して正人力砲子を形成している。また、トランジスタ (26) 及び (30) の各ペース砲子 (36) 及び (33) を共に入力砲子 (14) を接続して負入力過子を形成して

トランジスタ (24) のコレクタ (40) は直列接 銃された抵抗器 (42) 、 (44) と接続し、トラン ジスタ (26) のコレクタ (46) は直列接続された 抵抗器 (48) 、 (58) と接続している。抵抗器 (42) 及び (48) の各抵抗値は等しくRxであり、 後述するように遅延回路 (20) の大きな遅延時間 の一因となる。抵抗器 (44) 及び (50) の各抵抗値は共にR. で、遅延回路 (20) 及び (22) を構成している各トランジスタのコレクタ端子の負荷抵抗器として機能する。抵抗器 (44) 及び (50) はコレクタ・バイアス選圧 V ccの電源と接続しており、この選圧 V ccは典型的なピC L 回路の場合 0 ポルトである。

抵抗器 (42) 及び (44) 間の接続点はトランジスタ (28) のコレクタ (54) と接続し、それからパッファ (級衝器)を介して出力避子 (18) と接続して負出力避子を形成している。また、抵抗器(48) 及び (50) 間の接続点 (56) はトランジスタ (30) のコレクタ (58) と接続し、それからパッファを介して出力避子 (16) と接続して正出力 端子を形成している。接続点 (52) 及び (56) は大々遅延回路 (20) 及び (22) の出力の加算点 (手段) になっている。遅延回路 (20) 及び (22) は入力信号 V に夫々異なる遅延時間を与えた登 効出力を発生するスイッチ回路を積成している。可変遅延回路 (10) の出力信号の総遅延時間は、

それか、遅延固路 (20) 及び (22) の出力信号の合成値により得られる。

逆延回路 (20) のトランジスタ (24) 及び (26) と逆延回路 (22) のトランジスタ (28) 及び (30) に彼れる过渡は、正制御人力機子 (82) 及び負制御人力機子 (84) 間に外部から印加する差別直流制御信号を受ける制御回路 (80) によって制御される。この制御回路 (80) により逆延囲路 (20) 皮び (22) がデジタル入力信号に与える各週延時間の相対的比率を設定できるので、遅延時間を全

範囲に亘り制御できる。

この制御回路 (80) に含まれるNPNトランジ スタ (86) 及び (88) の各ペース端子 (90) 及び (92) は夫々制御入力始子 (82) 及び (84) と接 拢している。トランジスタ (86) のコレクタ嫡子 (94) は、遅延回路 (20) のトランジスタ (24) 及び (26) のエミッタ (96) 及び (98) に流れる **電波の流入口となる。また、トランジスタ (B8)** のコレクタ硝子 (100) は、遅延回路 (22) のト ランジスタ (28) 及び (30) のエミッタ (102) 及び(104) に波れる組織の流入口となる。トラ ンジスタ (86) 及び (88) のエミッタ蝎子 (106) 及び(108) に流れる電流の和は一定電流 1しで あり、この電流 1 には従来の制御定電波源 (110) によるものである。抵抗値Rcの抵抗器 (112) はエミッタ幽子 (106) と、エミッタ幽子 (108) 及び定電流源 (110) 間の接続点 (114) との間 に接続されている、抵抗器 (112) があるので、 制御入力端子 (82) 及び (84) 間の調御佰号の電 圧が 0 ポルトになると、トランジスタ (88) のエ

7

Sefr en II. såd Adul.

ミッタ(108) に流れる電流の比率が大きくなる。 制御同路(80)は以下のようにしてデジタル人力 信号の遅延時間を制御している。

制御信号の制御入力竭子間の電位整によりトラ ンジスタ (86) のベース・エミッタ間覧圧が増加 すると、トランジスタ(86)のコレクタ(94)の 電流は増加し、トランジスタ (88) のコレクタ (100 )の母波は波少する。こうなると、デジタ ル入力信号が低速遅延回路 (20) を通る関合が増 加し、高遠退延固路(22)を過る初合が減少する。 この結果デジタル入力倡导の認遅延時間が均加す ることになる。制御信号の貸位差によりトランジ スタ (88) のベース・エミッタ間電圧が増加する と、トランジスタ (86) のコレクタ (94) の電波 が減少し、トランジスタ (88) のコレクタ (100) の貧液が増加する。よって、デジタル入力信号が 低设遅延回路 (20) を迫る副合か織少し、高遠遊 延國路 (22) を通る削合が増加する。この嫡晃、 デジタル入力佾号の認遅延時間は波少する。トラ ンジスタ (86) のコレクタ (94) とトランジスタ

R

(88) のコレクタ (100) を被れる電液の合計は一定で、割御信号の電圧レベルと外ど関係ないので、制御信号の電圧の変化は返延回路 (20) 及び (22) に流れる電流の合計に対する比率だけを変えることになる。

低速返延回路 (20) がデジタル入力信号に対して、より長い遅延経路を提供するには 2 つの理由がある。第 1 の理由は、トランジスタ (24) 及び(26) がベース・コレクタ間領域の静電容優が比較的大きくなるように比較的面積を大きく形成されていることである。他方、トランジスタ (28) 及び (30) の面積は速度が最高になるように選ばれている。第 2 の理由は、抵抗器 (42) 及び (48) と、トランジスタ (24) 及び (26) のベース・コーレクタ間砕篭容別とのミラー効果により、トランジスタ (24) 及び (26) による遅延時間は最くなることである。

外部から印加した制御借号により、遅延回路 (20) 及び (22) をデジタル入力信号が迫る比率 を変えることにより、この入力借号の所望の遅延 時間を調整することができる。この可変運延回路 (10)の総運延時間は高速運延回路 (20)の選延 時間から低速運延回路 (22)の遅延時間までの範 別内で可変できることになる。

次の表はトランジスタ (24) 及び (26) が夫々トランジスタ (28) 及び (30) より 4 倍の面積を有するように設計した場合の可変逆延回路 (10) の構成製業の典型的な値を示している。

(投)

R <sub>L</sub> = 200 (Ω) R <sub>x</sub> = 600 (Ω)	Re = 4 (KΩ)
Rc = 1 (KΩ)	

抵抗値RL及びRRの合計はトランジスタ (24) 及び (26) を飽和状態までパイアスする値を超え てはならない。上配の値を有する遅延回路 (10) はBCL型デジタル人力信号を約2ナノ秒遅延す るように設計されている。この遅延時間は、制御 入力破子 (82) 及び (84) に加える制御信号の電

1 1

に高密度実装可能である。従って、本発明は高速 デジタル団路の複数の信号のタイミング観整を行 うデスキューに使用する場合に特に好適である。 図面の簡単な説明

図は本発明による可変遅延回路 (10) の回路図 である。

(20) は第1 (低速)遅延団路、 (22) は第2 (高速)遅延団路、 (80) は制御団路である。

代理人 伊藤 貞

同 松 穥 秀 盛

圧レベルを変えて一定に維持することができる。 また、トランジスタ (24) 及び (26) のベースの リード線に抵抗器を挿入すれば、低速遅延回路 (20) の遅延時間を増加することもできる。

以上、本発明を好透実施例について説明したが、本発明の製旨から逸脱することなく様々な変更が可能であることは当業者には明らかであろう。例えば、多数の可変遅延回路 (10) を直列接続すれば、より長い遅延時間をプログラミング可能にすることができる。また、デジタル入力信号のみならず、一般のパルス信号の立上り又は立下り時間を任意に制御することも可能である。

### (発明の効果)

上述の如く本発明によれば、外部制御信号により高精度且つ容易に選延時間を制御し得る上に、 温度等の経時的変化による遅延時間の変化を容易 に補償制御できるので、常に安定した遅延時間を 高精度に維持できる。また、占有面積を小さくで きる上に消費電力も小さいので集積回路中に容易

1 2

